BusinessNews
  • 首页
  • 英文版
  • 电子读物
    • 期刊
    • 焦点
  • 晶芯研讨会
  • 白皮书
  • 人才对接
  • 采购供需
  • 多媒体
    • 视频
    • 图集
  • 媒体信息
    • 投稿指南
    • 2026年媒体信息
  • 关于我们
    • 联系我们
    • 加入我们
  • 捷径:
  • 新闻动态
  • 采访报道
  • 制造与封装
  • 设计与应用
  • 设备与材料
  • 产业与市场
  • 产品特写
  • 展会与活动

当前位置:

     首页 > 新闻资讯  > 新闻动态 > 热点资讯

英伟达AI加速器新蓝图:集成硅光子I/O,3D垂直堆叠 DRAM 内存

2024/12/13 9:50:24

来源:TECHPOWERUP

2024 IEEE IEDM 会议目前正在美国加州旧金山举行。据分析师 Ian Cutress 在其社交平台上发布的动态,英伟达在本次学术会议上分享了有关未来 AI 加速器设计的愿景。

英伟达认为未来整个 AI 加速器复合体将位于大面积先进封装基板之上,采用垂直供电,集成硅光子 I/O 器件,GPU 采用多模块设计,3D 垂直堆叠 DRAM 内存,并在模块内直接整合冷板。

英伟达-1.png

英伟达-2.png

在英伟达给出的模型中,每个 AI 加速器复合体包含 4 个 GPU 模块,每个 GPU 模块与 6 个小型 DRAM 内存模块垂直连接并与 3 组硅光子 I/O 器件配对。

硅光子 I/O 可实现超越现有电气 I/O 的带宽与能效表现,是目前先进工艺的重要发展方向;3D 垂直堆叠的 DRAM 内存较目前的 2.5D HBM 方案拥有更低信号传输距离,有益于 I/O 引脚的增加和每引脚速率的提升;垂直集成更多器件导致发热提升,模块整合冷板可提升解热能力。

热管理是另一个关键考虑因素。多层 GPU 设计带来了复杂的冷却挑战,而目前的技术无法充分解决这一问题。NVIDIA 承认,在将 DRAM 堆叠在逻辑上的概念成为现实之前,材料科学必须取得重大进展。该公司正在探索创新解决方案,包括实施芯片内冷却系统,例如使用专用冷板进行模块级冷却。这种设计的商业化还需要一段时间,Ian Cutress 博士等分析师预测,采用这种技术的产品可能会在 2028-2030 年左右上市。

 


【近期会议】

12月26日14:00,《化合物半导体》杂志将联合是德科技带来“SiC MOSFET国内外测试标准解读与第三代半导体测试面临的挑战”的线上主题论坛,介绍功率半导体测试方面的技术储备,共议行业新动态!诚邀您报名参会:https://w.lwc.cn/s/U7zQJ3

【2025全年计划】

隶属于ACT雅时国际商讯旗下的两本优秀杂志:《化合物半导体》&《半导体芯科技》2025年研讨会全年计划已出。

线上线下,共谋行业发展、产业进步!商机合作一览无余,欢迎您扫码获取!

https://www.siscmag.com/seminar



声明:本网站部分文章转载自网络,转发仅为更大范围传播。 转载文章版权归原作者所有,如有异议,请联系我们修改或删除。联系邮箱:viviz@actintl.com.hk, 电话:0755-25988573

上一篇:庆祝显示技术30年创新历程

下一篇:半导体未来三大支柱:先进封装、晶体管和互连

相关资讯

              暂无相关的数据...

本期内容

2026年 夏季刊

订阅期刊

过刊查询

efocus

赞助商

友情链接
回到顶部

Copyright© 2026:《半导体芯科技》; All Rights Reserved.      粤公网安备 44030402004707号   粤ICP备12025165号-7     服务条款     隐私声明