来源：Design & Reuse 

领先的高速接口IP供应商QUALITAS SEMICONDUCTOR（以下简称QUALITAS）宣布成功开发其PCIe 6.0 PHY IP，这是推动外围组件互连技术发展的一项重大成就。该解决方案采用 5nm 工艺技术设计，满足了AI时代数据传输所必需的高带宽和速度要求。

Qualitas新开发的PCIe 6.0 PHY IP支持每通道高达 64GT/s 的传输速度，当使用多达16个通道时，它可以处理高达 256GB/s 的数据传输。这种能力使其成为数据中心和自动驾驶技术中高要求应用的理想选择，因为高速数据处理至关重要。为了实现这一速度，Qualitas 采用了 100G PAM4 信号技术，使其处于全球技术竞争力的前沿。 

技术亮点

• 5nm 低功耗增强型 CMOS 器件技术

• 1.8V±5%、0.85V±5% 双电源

• 符合 PCIe Base 6.0 和 PIPE 6.1规范

• 支持 Gen1、Gen2、Gen3、Gen4、Gen5和Gen6

• Data Lanes的通道配置

• 通用 (CMN) 和 1、2 或 4 个Data Lanes

• 支持以下发射器预加重级别

• - Gen1 和Gen2 为 3.5/-6dB

• Gen3 至Gen6 为分辨率为 1/63 的多抽头 FIR

• 支持 CTLE、基于 DSP 的多抽头 FFE 和 1抽头 DFE，用于接收器中的信道均衡

• 支持自适应信道均衡

• 需要 100MHz 基准时钟（支持差分输入缓冲器）

• 内置自检功能，能够生成和检查PRBS模式

• PHY 硬宏中包含PCS 

Qualitas Semiconductor已于 2021年获得 8nm 工艺 PCIe 4.0 PHY IP 授权，并于今年与中国企业客户成功达成授权协议，从而巩固了其市场地位，并致力于进一步增强其产品组合。Qualitas首席执行官 Duho Kim 博士对这一高价值 IP 的开发表示自豪，并期望业界关注 Qualitas 在半导体 IP 市场即将取得的里程碑。

原文链接：

https://www.design-reuse.com/news/56520/qualitas-semiconductor-announces-first-domestic-development-of-pcie-6-0-phy-ip.html

【近期会议】7月25日14:00，CHIP China 晶芯研讨会即将组织举办主题为“先进半导体量测与检测技术进展与应用”的线上会议。诚邀您上线参会交流答疑，推动先进半导体量测与检测技术的交流与碰撞，欢迎扫码报名：https://w.lwc.cn/s/fuQBbu 

【2024全年计划】隶属于ACT雅时国际商讯旗下的两本优秀杂志：《化合物半导体》＆《半导体芯科技》2024年研讨会全年计划已出。线上线下，共谋行业发展、产业进步！商机合作一览无余，欢迎您点击获取！https://www.siscmag.com/seminar/