符合ISO 26262 ASIL B和ASIL D标准的DesignWare ARC处理器产品组合的扩展，可加快ADAS、雷达/激光雷达和汽车传感器芯片的安全认证

重点：

• 新思科技的新款DesignWare ARC EM22FS、HS4xFS和EV7xFS处理器支持ASIL B和ASIL D安全级别，可简化安全关键型汽车芯片的开发并加快获得ISO 26262认证

• 软件测试库完善了集成硬件安全功能，可在不需要硬件冗余的情况下满足ASIL B合规性

• 经过ASIL D认证的MetaWare和MetaWare EV编译器可简化新思科技ARC EM22FS、HS4xFS和EV7xFS处理器上符合ISO 26262标准的代码开发

新思科技（Synopsys, Inc.）近日宣布推出其热门DesignWare® ARC® 处理器IP核的新款功能安全(FS)衍生产品，以简化和加快汽车芯片的开发。安全增强型处理器组合包括新思科技DesignWare ARC EM22FS、HS4xFS和EV7xFS处理器，涵盖了从超低功耗控制模块到基于人工智能的视觉处理等各种汽车用例。新思科技ARC“FS”内核集成了用于检测系统错误的硬件安全功能，如冗余处理器、纠错码(ECC)、奇偶校验保护、安全监视器和用户可编程窗口看门狗定时器。包括强化安全手册、FMEDA和DFMEA报告在内的完整的安全相关文件，可加快芯片级功能安全评估。此外，新思科技Designware ARC Metaware安全开发工具包（EM22fs、HS4xfs）和Metaware EV安全开发工具包（EV7xfs）还有助于简化符合ISO 26262标准的软件开发。 

新思科技DesignWare ARC EM22FS处理器提供超低功耗、双核锁步功能，符合汽车传感器、制动和转向系统以及无钥进入系统等应用的ASIL D安全要求。针对需要符合ASIL B标准的用例（即非锁步功能），该处理器可以配置两个独立运行的内核。新思科技DesignWare ARC HS4xFS处理器支持单核、双核和四核部署，以实现高性能的安全应用，如汽车对汽车（V2V）、汽车对基础设施（V2I）网络和电动汽车电池充电。此外，ARC EM22FS和HS4xFS处理器可作为符合ASIL D标准的芯片级安全管理器，与DesignWare STAR®存储器系统、STAR层阶系统、STAR ECC和TestMAX XLBIST等新思科技的测试解决方案紧密集成，以提供全面的功能安全测试解决方案。这些处理器由新思科技Designware ARC Metaware 安全开发工具包提供支持，该工具包是一个用于开发、调试和优化汽车应用的嵌入式软件的完整解决方案，其中包含经过ASIL D认证的编译器以及安全手册和安全指南等安全相关辅助资料，用于帮助安全关键型系统的开发人员满足ISO 26262标准的要求，并为合规测试做好准备。

新思科技DesignWare ARC EV7xFS嵌入式视觉处理器将多核视觉CPU与高性能深度神经网络(DNN)引擎相结合，集成了安全关键型硬件功能，有助于满足ADAS应用和3级以上的自动驾驶车辆对视觉、雷达和激光雷达的ASIL B和D要求。为了为汽车设计团队提供更大的灵活性，帮助他们满足不断变化的要求，EV7xFS处理器提供了一个“混合”选项，使用户能够在芯片安装后选择ASIL D安全级别的软件。EV7xFS 处理器由ARC MetaWare EV安全开发工具包提供支持。

新思科技解决方案事业部营销副总裁John Koeter表示：“嵌入式处理器在汽车上的应用正在迅速增长，这些基于处理器的系统获得功能安全认证对汽车设计人员来说至关重要。新思科技提供一系列广泛的符合ASIL标准的处理器IP和软件开发工具，帮助设计人员加快其安全关键型汽车芯片的开发和认证。”

2019年ARC处理器峰会

与新思科技一起参加ARC处理器峰会，详细了解ARC功能安全处理器和ARC处理器产品组合：

• ARC处理器峰会（中国大陆）：2019年11月13日，北京

• ARC处理器峰会（日本）：2019年11月19日，东京

上市和资源

• DesignWare ARC EM22FS处理器定于2019年第四季度推出

• DesignWare ARC HS4xFS处理器定于2020年第一季度推出

• DesignWare ARC EV7xFS处理器定于2020年第二季度推出

• 符合ASIL D标准的STAR存储器系统、STAR 层阶系统、STAR ECC和TestMAX XLBIST现已推出

• 详细了解SoC的功能安全测试：利用测试解决方案来满足SoC的功能安全需求

新思科技DesignWare IP核简介

新思科技是面向芯片设计提供高质量硅验证IP核解决方案的领先供应商。新思科技广泛的DesignWare IP核组合包括逻辑库、嵌入式存储器、嵌入式测试、模拟IP核、有线和无线接口IP核、安全IP核、嵌入式处理器和子系统。为了加速原型设计、软件开发以及将IP核整合进芯片，新思科技IP Accelerated计划提供IP核原型设计套件、IP核软件开发套件和IP核子系统。新思科技对IP核质量的广泛投资、全面的技术支持以及强大的IP核开发方法使设计人员能够降低整合风险，并加快上市时间。垂询新思科技DesignWare IP核详情，请访问www.synopsys.com/designware。