BusinessNews
  • 首页
  • 英文版
  • 电子读物
    • 期刊
    • 焦点
  • 晶芯研讨会
  • 白皮书
  • 人才对接
  • 采购供需
  • 多媒体
    • 视频
    • 图集
  • 媒体信息
    • 投稿指南
    • 2026年媒体信息
  • 关于我们
    • 联系我们
    • 加入我们
  • 捷径:
  • 新闻动态
  • 采访报道
  • 制造与封装
  • 设计与应用
  • 设备与材料
  • 产业与市场
  • 产品特写
  • 展会与活动

当前位置:

     首页 > 新闻资讯  > 新闻动态

台积电将于2019年4月试产5nm EUV制程工艺

2018/10/8 14:02:03


台积电的7nm制程工艺在华为麒麟980、苹果A12、高通骁龙8150等芯片上顺利量产之后,现在将已经将目光转向了更先进的5nm。在原来的计划中,5nm最早会在2020年才与消费者见面,但现在台积电将这个时间点提前了一年。


早在2018年1月份,台积电就开始在台湾建设一座全新的5nm晶圆厂,预计将于2019年4月开始在5nm节点上实现完整的EUV风险试产。台积电表示,基于5nm工艺生产的A72芯片,速度上提升了14.7%-17.1%,同时芯片面积缩小了1.8倍。


据目前透漏的消息,5nm的设计总成本(人工与许可费)是7nm的1.5倍左右,未来使用更先进工艺的成本会越来越高,这进一步限制摩尔定律的延续。用于5nm芯片设计的工具预计要到11月才能准备就绪,台积电的设计基础架构市场营销部高级总监Suk Lee表示 “我们尚未对所有可能的组合进行测试,但考虑到我们的PDK已通过认证,我们对该服务充满信心”。

(来源:快科技)




声明:本网站部分文章转载自网络,转发仅为更大范围传播。 转载文章版权归原作者所有,如有异议,请联系我们修改或删除。联系邮箱:viviz@actintl.com.hk, 电话:0755-25988573

上一篇:中兴已研发出自主知识产权的10nm、7nm 5G核心芯片

下一篇:富士康与济南建立37亿元投资基金 支持山东半导体产业

相关资讯

              暂无相关的数据...

本期内容

2026年 夏季刊

订阅期刊

过刊查询

efocus

赞助商

友情链接
回到顶部

Copyright© 2026:《半导体芯科技》; All Rights Reserved.      粤公网安备 44030402004707号   粤ICP备12025165号-7     服务条款     隐私声明