BusinessNews
  • 首页
  • 英文版
  • 电子读物
    • 期刊
    • 焦点
  • 晶芯研讨会
  • 白皮书
  • 人才对接
  • 采购供需
  • 多媒体
    • 视频
    • 图集
  • 媒体信息
    • 投稿指南
    • 2025年媒体信息
  • 关于我们
    • 联系我们
    • 加入我们
  • 捷径:
  • 新闻动态
  • 采访报道
  • 制造与封装
  • 设计与应用
  • 设备与材料
  • 产业与市场
  • 产品特写
  • 展会与活动

当前位置:

     首页 > 新闻资讯  > 制造与封装

原子层蚀刻(ALE)间距分裂:推动7nm以下半导体制造成本与效率的新技术

2024/9/23 15:03:48

来源:集成电路材料研究

位于隆德的初创公司Alixlabs正在开发一种方法,以降低7纳米以下半导体制造中光刻工艺的成本和提高效率。该公司已成功在首批300毫米晶圆验证。

Alixlabs的技术被称为APS,意为原子层蚀刻(ALE)间距分裂。该技术通过蚀刻来分割晶圆上的纳米结构,从而实现线宽减半。负责人Jonas Sundkvist向《电子杂志》表示:“我们已在来自德国Fraunhofer IPMS的300毫米晶圆上验证了APS,现在可以为客户提供演示。”

例如,该公司掌握了一项技术,可以将40纳米宽的非晶硅结构分割成两个宽度小于15纳米、中心间距为20纳米的新结构。使用APS生成的结构可以用于制造FinFET型晶体管的鳍片等。

该蚀刻技术适用于逻辑和存储器件工艺,并有潜力通过用蚀刻过程替代双重或四重掩模步骤,将掩模层的成本降低多达40%。这种技术适合于7纳米以下工艺。

原文链接:

https://etn.se/index.php/nyheter/71382-lunds-halvledarbolag-ett-steg-narmare-300-mm.html

 


【近期会议】

10月30-31日,由宽禁带半导体国家工程研究中心主办的“化合物半导体先进技术及应用大会”将首次与大家在江苏·常州相见,邀您齐聚常州新城希尔顿酒店,解耦产业链市场布局!https://w.lwc.cn/s/uueAru

11月28-29日,“第二届半导体先进封测产业技术创新大会”将再次与各位相见于厦门,秉承“延续去年,创新今年”的思想,仍将由云天半导体与厦门大学联合主办,雅时国际商讯承办,邀您齐聚厦门·海沧融信华邑酒店共探行业发展!诚邀您报名参会:https://w.lwc.cn/s/n6FFne



声明:本网站部分文章转载自网络,转发仅为更大范围传播。 转载文章版权归原作者所有,如有异议,请联系我们修改或删除。联系邮箱:viviz@actintl.com.hk, 电话:0755-25988573

上一篇:SiC MOS卓越性能的材料本源

下一篇:高分辨率全局快门相机提升晶圆缺陷检测效率

相关资讯

              暂无相关的数据...

本期内容

2025年 6/7 月

订阅期刊

过刊查询

efocus

赞助商

友情链接
回到顶部

Copyright© 2025:《半导体芯科技》; All Rights Reserved.      粤公网安备 44030402004707号   粤ICP备12025165号-7     服务条款     隐私声明