BusinessNews
  • 首页
  • 英文版
  • 电子读物
    • 期刊
    • 焦点
  • 晶芯研讨会
  • 白皮书
  • 人才对接
  • 采购供需
  • 多媒体
    • 视频
    • 图集
  • 媒体信息
    • 投稿指南
    • 2026年媒体信息
  • 关于我们
    • 联系我们
    • 加入我们
  • 捷径:
  • 新闻动态
  • 采访报道
  • 制造与封装
  • 设计与应用
  • 设备与材料
  • 产业与市场
  • 产品特写
  • 展会与活动

当前位置:

     首页 > 新闻资讯  > 产品特写

Achronix帮助用户基于Speedcore eFPGA IP来构建Chiplet

2023/8/23 10:47:05

来源:Achronix

近日,高性能FPGA芯片和嵌入式FPGA IP(eFPGA IP)领域内的先锋企业Achronix半导体公司日前宣布:为帮助用户利用先进的Speedcore eFPGA IP来构建先进的chiplet解决方案,公司开通专用网页介绍相关技术,以帮助用户快速构建新一代高灵活性、高性价比的chiplet产品, chiplet设计和开发人员可以透过该公司网站获得有关Speedcore eFPGA IP的全面支持。中国客户亦可以通过Achronix在中国的服务团队得到同样的支持。

Speedcore™ eFPGA IP可以通过各种形式进行部署,包括集成到一个由客户定义的chiplet中,该chiplet可以通过2.5D互连技术部署到系统级封装(SiP)方案中。SiP集成通常采用三种模式:第一种,基于成本最低的有机基板,但这种模式不会提供晶粒(die)之间的最高互连密度;第二种,基于具有重布线层(RDL)的中介层可以提高互连密度,但其更加昂贵;最后一种,硅内中介层可提供最高的互连密度,并且与高带宽存储器(HBM)相兼容,但其成本最高。

与独立FPGA芯片解决方案相比,chiplet解决方案可以使设计人员减少所需电路板空间,且对比独立FPGA来说可以实现新的集成可能性。使用基于 Speedcore eFPGA IP 的定制chiplet解决方案,设计人员需要指定chiplet与其ASIC晶粒之间所使用的互连技术。Speedcore eFPGA IP与chiplet互连技术无关,具有的互连密度和性能,可使之与所有各种2.5D互连技术协同工作。设计人员可以完全自主定义Speedcore eFPGA中的逻辑、DSP模块和内存数量,以满足其应用需求。

与仅仅集成FPGA裸die相比较,基于Speedcore eFPGA IP的chiplet具有更多优势

通常来说,设计人员想要开发一款集成了ASIC和FPGA的解决方案,他们就需要从FPGA供应商那里购买裸die,但这种方法具有一定的挑战性:

· FPGA供应商通常不支持裸die业务,因为它需要进行定制化处理和测试

· 独立FPGA芯片通常不具有系统级封装集成所需的I/O结构

· 独立FPGA芯片未针对这些类型的应用进行优化,这会导致功耗过高、封装要求增加和die内带宽限制

另一方面,通过使用基于Speedcore eFPGA IP来构建的chiplet,设计人员可获得以下益处:

· 只包含其应用所需的特定功能,从而实现更低的功耗和成本

· 可对chiplet和ASIC之间的接口进行优化,以最小的延迟来获得最大带宽

· 基于面积优化的eFPGA IP chiplet具有更小的封装尺寸

基于Speedcore eFPGA IP的chiplet比单片集成eFPGA和ASIC具有更多的优势

寻求最高集成度的设计人员可以选择去开发一款包含Speedcore eFPGA IP的单芯片ASIC。然而,在某些应用中,单芯片集成无法实现某些产品灵活性,而这在使用基于chiplet的方案中就有更多灵活性。

对比eFPGA和ASIC集成方案,使用基于eFPGA IP的chiplet,设计人员可以得到更多的益处,例如:

· 企业可以构建不带FPGA chiplet的独特产品解决方案(不同的SKU),以防止出现不需要FPGA灵活性的情况,从而降低成本和功耗。

· eFPGA还可以支持不同的工艺技术,以防止某种eFPGA工艺技术不匹配ASIC的最佳工艺技术。常见的案例如使用混合信号技术构建的ASIC,或采用与这/某种eFPGA IP工艺不匹配的工艺技术来构建的ASIC。

即刻开始使用Speedcore eFPGA IP Chiplet

开发Speedcore eFPGA IP chiplet的设计流程与开发集成Speedcore eFPGA IP的ASIC的设计流程相同。这种经过验证的设计流程,使设计人员可以利用既有工具和流程去轻松地开发一个基于Speedcore eFPGA IP的chiplet。即刻开始打造基于Speedcore eFPGA的chiplet解决方案,请现在就联系Achronix。

Achronix关于采用Speedcore eFPGA IP来打造chiplet的对接网页为:https://www.achronix.com/chiplets

在即将于9月14-15日在深圳市深圳湾万丽酒店举办的“2023全球AI芯片峰会”上,Achronix将在第10号展位展出其最新的自动语音识别(Accelerated Automatic Speech Recognition, ASR)加速方案。它具有领先的超低延迟、大并发实时处理的特性,运行在VectorPath加速卡上的Speedster7t FPGA中。作为一种带有外接主机API的完整解决方案,其应用不需要具备RTL或FPGA知识。

Achronix还将介绍针对高带宽、计算密集型和实时处理应用的最新的FPGA和eFPGA IP解决方案,包括Speedster®7t系列FPGA芯片、Speedcore™ eFPGA IP和VectorPath®加速卡。

【近期会议】

8月31日14:00于线上举办的“先进封装技术之设计、材料、工艺新发展”主题会议!期待您的准时上线参会! 报名链接:https://w.lwc.cn/s/zm6fAr

9月8日14:00,将举办“失效分析-半导体材料和器件故障诊断的火眼金睛”专题会议。诚邀您报名参会:https://w.lwc.cn/s/eIjMjq

9月21-22日,厦门云天半导体将联合厦门大学主办“首届半导体先进封测产业技术创新大会”。目前招观招商正在火热进行中,听众注册:https://w.lwc.cn/s/qEzy63

11月1日-2日,雅时国际商讯联合太仓市科技招商有限公司即将举办“2023化合物半导体先进技术及应用大会”。诚邀您相聚江苏太仓,筑创产业新未来。听众注册:https://w.lwc.cn/s/yqMZ7f



声明:本网站部分文章转载自网络,转发仅为更大范围传播。 转载文章版权归原作者所有,如有异议,请联系我们修改或删除。联系邮箱:viviz@actintl.com.hk, 电话:0755-25988573

上一篇:创新科技与xMEMS宣布合作,携手打造高保真出色音质的TWS耳机

下一篇:ST机器学习解决方案助力车企探索汽车AI可能性

相关资讯

Swagelok用于ALD的超高纯度阀门

2020/4/6 16:01:07

183

美光交付面向智能手机的低功耗DDR5 DRAM芯片

2020/2/6 21:27:23

183

BrewerBOND 双层临时键合系统和 BrewerBUILD 材料

2018/9/11 16:51:27

183

全新TIM材料应对电子行业百年散热难题

2018/7/14 12:22:37

183

本期内容

2026年 夏季刊

订阅期刊

过刊查询

efocus

赞助商

友情链接
回到顶部

Copyright© 2026:《半导体芯科技》; All Rights Reserved.      粤公网安备 44030402004707号   粤ICP备12025165号-7     服务条款     隐私声明