BusinessNews
  • 首页
  • 英文版
  • 电子读物
    • 期刊
    • 焦点
  • 晶芯研讨会
  • 白皮书
  • 人才对接
  • 采购供需
  • 多媒体
    • 视频
    • 图集
  • 媒体信息
    • 投稿指南
    • 2026年媒体信息
  • 关于我们
    • 联系我们
    • 加入我们
  • 捷径:
  • 新闻动态
  • 采访报道
  • 制造与封装
  • 设计与应用
  • 设备与材料
  • 产业与市场
  • 产品特写
  • 展会与活动

当前位置:

     首页 > 新闻资讯  > 产品特写

西门子与 SPIL 合作为扇出型晶圆级封装打造 3D 验证工作流程

2023/6/13 14:36:09

来源:西门子

西门子数字化工业软件日前与矽品精密工业股份有限公司 (矽品,SPIL) 合作,针对 SPIL 的扇出型系列先进 IC 封装技术开发并实施新的工作流程,以进行 IC 封装装配规划以及 3D LVS   (layout vs. schematic) 装配验证。该流程将应用于 SPIL 的 2.5D 和扇出型封装系列技术。

image.png

为了满足市场对于高性能、低功耗、小尺寸 IC 的上扬需求,IC 设计的封装技术也变得日益复杂,2.5D 和 3D 配置等技术应运而生。这些技术将一个或多个具有不同功能的 IC 与增加的 I/O 和电路密度相结合,因此需要创建并查看多个装配和 LVS、连接关系、几何形状和元件间距场景。为了帮助客户轻松实施这些先进的封装技术,SPIL 采用西门子的 Xpedition™ Substrate Integrator 软件和 Calibre® 3DSTACK 软件,用于其扇出系列封装技术的封装规划和 3D LVS 封装装配验证。 

矽品精密工业股份有限公司研发中心副总王愉博博士表示:“矽品着力于开发和部署一套经过验证且包括全面 3D LVS 的工作流程,以进行先进封装装配规划和验证。西门子是该领域公认的领导厂商,拥有稳健的技术能力并获得市场的广泛认可。矽品将在今后的生产中使用与西门子共同打造的流程来验证我们的扇出系列技术。”   

SPIL 的扇出型封装系列能够提供更大空间,在半导体区域之上布线更多的 I/O,并通过扇出型工艺扩展封装尺寸,而传统封装技术无法做到这一点。

西门子数字化工业软件电路板系统高级副总裁 AJ Incorvaia 表示:“西门子很高兴与 SPIL 合作,为其先进封装技术定义和提供必要的工作流程和技术。SPIL 的客户正努力探索更复杂的设计,SPIL 和西门子也随时准备为其提供所需的工作流程,将这些复杂设计加速推向市场。”




声明:本网站部分文章转载自网络,转发仅为更大范围传播。 转载文章版权归原作者所有,如有异议,请联系我们修改或删除。联系邮箱:viviz@actintl.com.hk, 电话:0755-25988573

上一篇:国民技术与IAR展开生态合作,IAR集成开发环境全面支持N32系列MCU

下一篇:英凯(YINCAE)宣布DA158N高性能固芯材料可承受零下273°C

相关资讯

Swagelok用于ALD的超高纯度阀门

2020/4/6 16:01:07

183

美光交付面向智能手机的低功耗DDR5 DRAM芯片

2020/2/6 21:27:23

183

BrewerBOND 双层临时键合系统和 BrewerBUILD 材料

2018/9/11 16:51:27

183

全新TIM材料应对电子行业百年散热难题

2018/7/14 12:22:37

183

本期内容

2026年 夏季刊

订阅期刊

过刊查询

efocus

赞助商

友情链接
回到顶部

Copyright© 2026:《半导体芯科技》; All Rights Reserved.      粤公网安备 44030402004707号   粤ICP备12025165号-7     服务条款     隐私声明